# SEMICONDUCTOR DEVICE

Patent Number:

JP61168265

Publication date:

1986-07-29

Inventor(s):

YASUI JURO

Applicant(s)::

MATSUSHITA ELECTRIC IND CO LTD

Requested Patent:

JP61168265

Application Number: JP19850008634 19850121

Priority Number(s):

IPC Classification:

H01L29/78; H01L29/44

EC Classification:

Equivalents:

### **Abstract**

PURPOSE:To prevent a substrate from being exposed in a contacting window over electrode wirings on source, drain and field insulating film by coating the end of a field region in the window with a side wall formed on the side of electrode wirings.

CONSTITUTION: A P-type Si substrate 15 is selectively oxidized to form a field SiO2 film 10, a gate SiO2 film 18 is formed, a polycrystalline Si film is formed, P is thermally diffused to reduce the resistance, and gate electrodes and electrode wirings 11 are respectively formed on the films 18, 10. After As ions are implanted to form source, drain region 12, a CVD SiO2 film is formed, and the entire surface is etched, a flat CVD SiO2 film is removed, and a side wall 13 is formed only on the side of a polycrystalline Si film 11. Then, after PSG film 16 which contains P of high density is formed as an interlayer insulating film, the films 16, 18 are selectively etched to open a contacting window over the region 12 and the film 11, and aluminum wirings 17 are formed.

Data supplied from the esp@cenet database - 12

	£
	•
	•

① 特許出願公開

# ⑩ 公 開 特 許 公 報 (A) 昭61-168265

@Int\_Cl.4

識別記号

庁内整理番号

母公開 昭和61年(1986)7月29日

H 01 L 29/78 29/44 8422-5F 7638-5F

審査請求 未請求 発明の数 1 (全5頁)

**60**発明の名称 半導体装置

②特 願 昭60-8634

**愛出** 願 昭60(1985) 1月21日

外1名

**砂**発 明 者 安

き 井 サ 郎

門真市大字門真1006番地 松下電器產業株式会社内

⑪出 願 人 松下電器産業株式会社

門真市大字門真1006番地

の代 理 人 弁理士 中尾 敏男

2

明 油 有

1、発明の名称

半導体装置

2、特許額求の範囲。

フィールド領域に形成した電極配線と、との電極配線の側面に形成した所定の厚さの側壁と、上記電極配線上に形成した層面絶縁膜を備え、かつ上記電極配線の一方の場が前記フィールド領域の端より、前記側壁の厚さ以内の距離だけ離れて位置され、上記層関絶縁膜に、上記電極配線の一方の端を含み、設電極配線とソース・ドレインとにまたがるように形成されたコンタクト窓を備えてなる半導体装置。

3、発明の詳細な説明

産業上の利用分野

る 木発明は製造歩留を向上でぎ半導体装置に関す るものである。

従来の技術

従来、たとえばスタティックメモリーのような MOSISIにおいて Si 基板と、反対導電形の 不純物拡散層であるソース・ドレインと、フィールドSIO2膜上にある第1の電極配線である多結晶 SI部とを電気的に接続する場合に、コンタクト部の面徴を小さくするためにソース・ドレインと多結晶 SI部にまたがるコンタクト窓を置めてまたが多結晶 SI部にまたがるコンタクトを形成したのとき第6図に示すように多結晶 SI部1とがのイールド SiO2 膜2の外まで延れた Alー Si合金が多結局 SI部1下の約以 SiO2 膜4をのたが短 なお Si部1下の約以 SiO2 膜4をから したがってコンタクトの多結晶 Si部1は第3と Si 葉板ので Si 基板のに添けるのが望ましい。

発明が解決しようとする問題点

ところがこの場合にはソース・ドレインのとフィールド SIO2膜2上に位置する多結晶 SI 部 1 とにまたがるコンタクト窓を開口するために絶縁 は、オーバー 腹でをエッチングする際でエッチングによって絶

緑膜で下のフィールド SiO2膜2もエッチングさ れる。とのときエッチングされたフィールドSIO2 不純物拡散局の接合)が深い場合には、コンダク ト窓内にはソース・ドレイン6の端部が促出され るだけであるが、後細化されたLSIではソース・ ドレインのを挽くする必要がありそのためフィー ルドSiOa膜2がエッチングされると Si 基板 5 の一部8が第7図のように返出される。そうする とコンタクト窓を Al配線3で覆ったときに Si 基板1とソース・ドレイン6および多結晶 Si 部 1 とが短格されてしまい、LSIを不良にしてし まり。との問題は絶縁膜でのエッチングを努力的 なエッチング法、たとえばHPの希釈液を用いる 鼠式エッチング法で行なり場合には特に大きな問 斑とカス。

木発明はかかる点に鑑みてなされたもので、上 記問題が発生しない構造の半導体装置を提供する ことを目的としている。

問題点を解決するための手段

明する。

第1図は後い反対導電形不純物拡散層よりなる ソース・ドレインと多結晶 Si よりなる低極配線 とのコンタクト部分の平面図、第2図はその断面 図であり、10はフィールド絶縁膜であるフィー ルド SiOa膜、11は電極配線である多結晶 Si 、 12はソース・ドレイン、13は絶縁膜たとえば CVD SiOo 膜よりなる側壁、14はコンダクト 窓、 1 5 は P形 Si 基板、 1 6 は絶縁膜、 1 7 は Al 配線、18はゲート SIOa版である。CMOS のスタティックRAMにおけるメモリーセルは2 組のCMOSインパータの各々のゲート電極を他 方のインパータのソース・ドレインに接続してフ リップフロップ回路を構成するが、とのゲート電 極とソース・ドレインとの接続部を第1図に示す ようにコンタクト窓14がソース・ドレインとゲ :一ト電極につながりフィールド SiOa膜上にある 多桔晶 Si 11とにまたがって形成されるととに よって高密度化を図ることができる。このコンタ クト部を本発明の構造とした実施例の半導体装置

本発明の半導体装置は上記従来の問題点を解決するために、フィールド領域に形成された電極配線側面に所定の厚さの側壁を設け、この電極配線の一方の増が的記フィールド領域の増から前記側壁の厚さ以内に位置し、ソース・ドレインや前記電極配線上に形成された層間絶縁膜が選択的にエッチングされてソース・ドレインと前記電極配線にまたがるコンタクト窓が形成されてなるものである。

#### "作用

木発明の半導体装置は上記したように、電極配 線とソース・ドレインとにまたがるコンタクト窓 を開口する際に、コンタクト窓内のフィールド領 紋の崎部は前記電極配線側面に形成された側壁で 復われているため、ソース・ドレインおよび電極 配線上の層間絶縁膜がエッチングされてもフィー ルド絶縁膜がエッチングされて SI 基板が露出さ れることはない。

## 夹 施 例

木発明の一実施例を第1図~第5図とともに説

を、第3図~第6図の工程説明図により詳しく説 明する。P形 8i 基板 1 5を 選択酸化することに より厚さO.7μmのフィールドSiOa膜10を形 成し、厚さ O. O15 Am のゲート SiOっ腹 1 8を 形成した後、多結晶 Si 膜を形成し、コ形不純物 であるPの熱拡散により低抵抗化してからゲート SIO。膜1Bとフィールド·SIO。膜1O上に各々 ゲート電板、電極配線11を形成する(第3図)。 との時フィールド SIO2 膜1 O上の電極配線であ る多結晶 Si 11の端はフィールド SiO2 膜10 の端から 0.2 μm だけ離れたフィールド SIOs膜 1 O上に位置している。 n 形不純物である Am イ オンを注入して深さ O.15 μm のソース・ドレイ ン12を形成した後、気相化学蒸剤(CVD)法 により厚さか0.4 mm の SiO2膜(CVDSiO2 膜)を形成し、異方性の強い反応性イオンエッチ ング(RIE)法を用いて全面をエッチングする ととにより、平坦部のCVDSiO。 膜を除去して 多結晶 Si 1 1 の側面にのみ厚さ O.3 Am の側壁 13を形成する(第4図)。

つきに昼間絶縁膜としてCVD法で高濃度のPを含んだ厚さO.6 μm の SiO2膜(PSG膜)16を形成した後、このPSG膜16をゲート SiO2膜18とをRIB法により選択的にエッチングして、ソース・ドレイン12と多結晶 Si 11にまたがるコンタクト窓を開口し Al 配線17を形成する(第6図)。

RIB法でPSG膜16とゲートSIO2膜18
をエッチングする際に、通常PSG膜16の厚さのはらつき、エッチング速度の場所によるはらつき、エッチング速度の両現性などを考慮して日標とする厚さの絶縁膜(本実施例ではPSG膜の.4μmとゲートSiO2膜の.015μm)をエッチングするのに関するのに関するのに関するのに関するのではない。カラング(オーバーエッチング・時間を短かくして、サング(オーバーエッチング・時間を短かくして、サング(オーバーエッチング・時間を短かくして、サングによりエッチング時間を受けたPSG膜、例えば0.08μmの厚さのPSG膜、ゲートSIO2膜18を致し、この投したPSGによりエッチング法によりエッチングするともあるは、通常では、15102膜をSi 基板に対する選択比の大きな。最大エッチング法によりエッチングするともある

9

りに第1の不純物濃度のソース・ドレインが形成 された後に側壁13が形成され、その後で第2の 不純物濃度のソースドレインが形成されても良い。

さらに側壁13の材質として木実施例ではCVD S102 膜であるがとれに限定されることなく81/N4 膜など他の絶縁膜でもよいが、層間絶縁膜1 6 よりもエッチング速度が小さいほうが望ましい。

## 発明の効果

本発明の半導体装度によれば、ソース・ドレインとフィールド絶縁膜上の電極配線とにまたがるコンタクト窓を形成する際に、フィールド領域端のフィールド絶縁膜がエッチングされることがないのでコンタクト窓内にソース・ドレイン下のS 基板が露出することがなく、ソース・ドレインや電極配線と Si 基板とが短絡することがない。 したがって接合の茂いソース・ドレインや薄いゲート SiO2膜の高密度 L S I の製造歩留を向上することができる。

## 4、図面の簡単な説明

第1図は本発明の一実施例における半導体装置

りとの場合もエッチング時間を**尽くすなわちォー** パーエッチングをしてコンタクト窓内のPSG膜 16、ゲート SIO<sub>2</sub>膜18を完全に除去しようと する。


たお上記の説明ではソース・ドレイン12を形成した後に何壁13を形成しているが、これに限らずソース・ドレイン12形成前に何壁13を形成してもよいし、またソース・ドレインが2種の 異なる不純物濃度領域よりなるLDDの場合のよ


10

のコンタクト部の平面図、第2図は同断面図、第3図~第6図は同装置の製造工程を説明する断面図、第6図,第7図は従来の半導体装置のコンタクト部の断面図である。


10……フィールド SiO<sub>2</sub> 膜、11……電極配 線、12……ソース・ドレイン、13……側壁、 14……コンタクト窓。


代理人の氏名 弁理士 中 尾 敏 男 ほか1名













#### 第 6 図



#### 第 7 图



	•
•	